

東海大學物理學系

碩士論文

筆直直立矽奈米線之電性研究

Electrical Characterizations of Vertically Oriented  
Silicon Nanowires

指導教授：蕭錫鍊 副教授

研究生：徐銘慶

中華民國一〇〇年八月一日

## 誌謝

本論文的完成，首先要感謝蕭錫鍊老師。老師給予學生一個優渥的實驗環境，使學生得以在求學過程中得以熟悉各項真空系統與分析儀器的理論以及操作經驗。除此之外，在求學過程中的實驗分析指導，更培養學生擁有獨立思考的能力，使學生在面對未來的生活能夠更有信心。在此由衷的感謝蕭錫鍊老師。

另外，也感謝耕田、建翰、傑倫、勤傑、紀羽和冠瑜學長能在我剛進入實驗室，仍未進入狀況下耐心指導我每一項製程與分析儀器的操作，並與我討論實驗上的問題，使我能在實驗過程中獲得更多的知識。同學英儒和”開圖王”砲仔更是整個求學過程中相互扶持的要角。沒有你們，我無法承受在後段實驗中必須兼顧實驗與論文並進的巨大壓力。也感謝學弟妹”濺鍍二哥”奕松、尚耘、阿棟、”十口女”嘉琪、正庸、”25分傳說”佩玟、”游泳冠軍”樂樂、士羽與祖齊在實驗以及繁瑣雜事上的幫忙，使我有更多時間專注於我的研究。由於在實驗室時常需要透過咖啡來提振我的精神與心情，因此特別感謝到冠瑜以及佩玟在這方面的交流，使我在必要時能有良好的工作持續能力。當然，”X2”肯定也是這方面功不可沒的角色。

好同學 jovikill02、tensun 小旭、coco 李、正妹許偉綸與琬怡在課業與實驗上的互通有無是外掛的研究好幫手。和你們吃吃喝喝以及討

論實驗和生活上的問題都是最有效率和樂趣的時候。

而王昌仁老師和張晃暉老師實驗室的學長與朋友們”大總管”詹媽、鄭杏泰、郭董、”攝影高手”小胖、小旋風、姚媽、”電腦工程師”小黑、安琪兒、Angle 姐、至為、宅德穎與 toro 老師，在實驗上的問題討論，特別是 XRD 部分與實驗室的”問題”分享都是幫助我減輕壓力的大貴人。

簡世森老師實驗室的學長與朋友們冠霖、達 GO、”黑龍大仔”俊榮、”lab view 達人”阿條與”講話保守的”阿 B 是在拉曼量測、老人籃球與八卦交流上的好夥伴。

來自中興江雨龍老師跨實驗室的合作夥伴們建輝、俊彥、”怪咖吸引機”偉光、”殺球二人組”季樺與哲毅還有最重要的”魔鬼班長”泰照大學長，感謝你們在我碩士的後段階段能與我分享實驗室的技術以及問題交流。每次量測分析結束後一起吃飯聊天都讓我在巨大的實驗壓力下感到有喘息的空間。

而特別來賓，感謝中山大學物理所的鈺淇學姐、文淵學長、楊振祈與尤碩廷同學提供霍爾量測的設備給予我在實驗的樣品能有詳細的分析數據，這對我的實驗結果著實有莫大的幫助。

我的大學同學們，由於族繁不及備載，在此無法一一提及各位大叔大嬸的名諱，但是你們對小弟我的關心與愛護，都有感受到。尤其

各位與我分享出社會後的心得，都使我能在進入職場有個心理建設。

你們給小弟我求學中專業以及不專業的建議，也都使我能有多元化的思考，感謝各位的提拔，也祝各位在職場上一帆風順。

在求學的最後這幾個日子，對於各位的打氣加油與吃飯聊天時所紓解的壓力真的是特別有感觸，由其在最後階段老姐你的一番話給了我很重要的動力繼續下去。希望在往後的日子我也能有能力來幫助各位。

最後也最重要的，感謝我親愛的家人!!沒有你們持續提供精神上與經濟上的支助，我想我無法順利完成這項學業。在此以最誠摯的心跟你們說聲謝謝!!

## 中文摘要

筆直直立矽奈米線在增強太陽光吸收效果的表現已被證實。側向 p-n 接面之筆直直立矽奈米線陣列也許有機會改善太陽光電池效率。本團隊已經發展出將筆直直立矽奈米線成長於不鏽鋼基板的技術。在此，我們將著重在側向 p-n 接面的製作以及電性上的分析。

透過熱燈絲輔助化學氣相沉積(hot wire-chemical vapor deposition; HW-CVD)系統在不鏽鋼基板上成長出之 p 型筆直直立矽奈米線為基礎，經氫電漿蝕刻去除矽奈米線頂部之金屬觸媒後，接著以電漿輔助化學氣相沉積(plasma enhance chemical vapor deposition; PECVD)系統沉積本質與 n 型矽薄膜，最後以射頻濺鍍(radio frequency sputtering; RF sputtering)系統鍍上透明導電膜摻鋁氧化鋅(alumina doped zinc oxide; AZO)作為上電極，形成具有側向接面 p-i-n 結構之矽奈米線。由電流電壓量測發現，這樣的結構雖然沒有形成二極體電流電壓特徵曲線，但產生了超過暗電流 100 倍的光響應電流，確認此結構確實擁有半導體特性。

本研究企圖透過分析 PECVD 沉積之本質與 n 型矽薄膜與 HW-CVD 成長之本質與 p 型筆直直立矽奈米線之導電性質來改善具有 p-i-n 結構之筆直直立矽奈米線之電流電壓特性。由拉曼光譜分析，當我們將電極距離由 4 公分調整至 1.1 公分時，矽薄膜結構會由非晶

矽轉變為多晶矽。而將摻雜氣體的流量由 4sccm 改變為 8sccm 時，我們可以發現矽薄膜之電阻率明顯下降。最後我們透過霍爾量測得到 n 型與 p 型矽薄膜之少數載子濃度與本質矽薄膜相近。

經由電流電壓的分析與掃描式電子顯微鏡(scanning electron microscope; SEM)外觀上的量測，推測最初之側向 p-i-n 接面矽奈米線結構無法形成二極體電流電壓特徵曲線的原因可能是在矽薄膜的沉積厚度太厚，超出少數載子擴散長度。另外，矽薄膜之摻雜濃度過低也是形成的原因之一。最後，由於受限於製程設備，樣品在製作過程會多次暴露於大氣之下，因此氧化的表面所形成的大量缺陷也很可能導致這樣的結果。

## Abstract

An enhancement of sunlight absorption performance of vertical oriented silicon nanowire (Si NW) arrays have been demonstrated. Fabricating radial p-n junction on vertical oriented Si NWs may provide an opportunity for promising efficient solar cell. Our group have developed on a technique for the fabrication of vertical oriented Si NWs on stainless steel foil. Here, we will focus on radial p-n junction structure fabrication and the electrical characterizations of vertically oriented Si NWs.

The p-type vertically oriented silicon nanowires were grown on stainless steel (SS) foil by HW-CVD. After removing the metal catalyst at the tip of the Si NWs by hydrogen plasma etching, the thin amorphous silicon layer was deposited on the nanowire arrays to form the p-i-n junction by PECVD. After this a transparent, conductive oxide (TCO), such as AZO, was deposited by RF sputtering, to make electrical contact to the tops of the exposed wires. Despite the p-i-n structure does not display rectifying behavior, but a significant photoresponse current was observed.

Attempting to improve electrical characterizations of vertically oriented silicon nanowires, we will discuss the electrical characterizations of single doping thin silicon layer and vertically oriented silicon nanowires which were deposited by PECVD and HW-CVD, respectively. For thin silicon layer, different electrode distance with 4 cm and 1.1 cm result amorphous and microcrystalline structure, respectively. Additionally, as doping gas flow increase up to 8 sccm (standard cubic per center meter square), the resistivity of thin silicon film decreased definitely. The carrier concentration in the thin silicon film is determined by Hall effect measurement. Note that the carrier concentration of n-type and p-type thin silicon film are similar to intrinsic one.

From the SEM measurement, we observed the electron diffusion length in amorphous silicon layer is too short to allow for the collection of all light generated carriers. Further, the low doping concentration in thin silicon film may not result p-i-n junction between thin film and nanowires. These led to vanished rectifying behavior considered. Lastly, no attempt has been made in the above to passivate all the surfaces of the wires, and thus the surfaces are likely strong sources of recombination. This may cause the photoresponse severely degraded.

# 目錄

誌謝.....	i
中文摘要.....	iv
英文摘要 .....	vi
目錄.....	vii
表目錄.....	ix
圖目錄.....	xi
第一章 緒論 .....	1
1-1 前言 .....	1
1-2 文獻回顧.....	1
1-3 研究動機與目的 .....	3
第二章 實驗方法 .....	9
2-1 實驗流程.....	9
2-2 AZO 與 Al <sub>2</sub> O <sub>3</sub> 薄膜之射頻濺鍍沉積.....	9
2-3 Al 薄膜之電子束蒸鍍沉積.....	10
2-4 熱燈絲輔助化學氣相沉積系統成長 p-Si NWs.....	10
2-5 氫電漿蝕刻 .....	10
2-6 電漿輔助化學氣相沉積系統沉積本質與 n 型矽薄膜.....	10
2-7 SEM 量測.....	11

2-8	拉曼光譜量測 .....	11
2-9	電流-電壓量測 .....	11
2-10	霍爾量測 .....	12
第三章	結果分析與討論 .....	13
3-1	下電極製作 .....	13
3-2	氫電漿蝕刻矽奈米線條件最佳化 .....	13
3-3	p-i-n 結構電流-電壓量測分析 .....	14
3-4	n 型與本質矽薄膜特性量測 .....	16
3-5	p 型與本質矽奈米線特性量測 .....	17
第四章	結論 .....	52
	參考文獻 .....	53

## 表目錄

表 1-1	筆直直立矽奈米線之製程參數.....	8
表 3-1	Al <sub>2</sub> O <sub>3</sub> 濺鍍參數.....	18
表 3-2	AZO 濺鍍參數.....	20
表 3-3	p-Si NWs 成長參數.....	21
表 3-4	氫電漿蝕刻最佳化實驗參數.....	23
表 3-5	氫電漿蝕刻最佳化實驗參數-改變瓦數.....	24
表 3-6	氫電漿蝕刻最佳化實驗參數-改變電極距離與時間.....	25
表 3-7	氫電漿蝕刻最佳化實驗參數-改變瓦數.....	26
表 3-8	不同時間氫電漿蝕刻參數.....	27
表 3-9	p 型矽奈米線成長參數.....	33
表 3-10	氫電漿蝕刻參數.....	34
表 3-11	本質與 n 型薄膜製程參數.....	35
表 3-12	AZO 濺鍍參數.....	36
表 3-13	ss1 之樣品電阻率計算參數與結果.....	39
表 3-14	ss2 之樣品電阻率計算參數與結果.....	40
表 3-15	ss3 之樣品電阻率計算參數與結果.....	41
表 3-16	樣品 A; n 型矽薄膜參數.....	42
表 3-17	樣品 B; p 型矽薄膜參數.....	43

表 3-18	樣品 C; intrinsic 矽薄膜參數 .....	44
表 3-19	樣品 D; 改變摻雜流量之 n 型矽薄膜參數 .....	45
表 3-20	樣品 E; 改變摻雜流量之 n 型矽薄膜參數 .....	46
表 3-21	樣品 F; 改變摻雜流量之 n 型矽薄膜參數 .....	47
表 3-22	樣品 A、B、C 與 E 之霍爾量測數據 .....	48
表 3-23	樣品 D、E 與 F 之四點探針數據 .....	48
表 3-24	本質與 p 型矽奈米線之電阻率與相關系數 .....	51

## 圖目錄

圖 1-1	p-n 結構鍍上 ITO 之 SEM 影像圖.....	4
圖 1-2	以 Cu 作為金屬觸媒之矽奈米線陣列.....	4
圖 1-3	側向 p-n 接面矽奈米線示意圖.....	5
圖 1-4	側向接面太陽光電池結構圖.....	5
圖 1-5	光電流與暗電流之 I-V 曲線圖.....	5
圖 1-6	以 RIE 合成矽奈米線流程圖.....	6
圖 1-7	RIE 製程之矽奈米線 SEM 與 TEM 影像圖.....	6
圖 1-8	RIE 矽奈米線太陽光電池之 I-V 曲線圖.....	7
圖 1-9	陳勤傑學長所成長之筆直直立矽奈米線.....	7
圖 1-10	筆直直立矽奈米線之 TEM 影像與繞射圖.....	8
圖 2-1	矽奈米線 p-i-n 結構示意圖.....	12
圖 3-1	Al <sub>2</sub> O <sub>3</sub> 薄膜之 SEM 形貌圖.....	18
圖 3-2	鋁薄膜之電子束蒸鍍 SEM 影像.....	19
圖 3-3	AZO 濺鍍之 SEM 影像.....	20
圖 3-4	成長筆直直立矽奈米線於下電極.....	21
圖 3-5	矽奈米線之金屬觸媒與粗糙表面.....	22
圖 3-6	40W-10mm-30min 氫電漿蝕刻 SEM 影像圖.....	23
圖 3-7	電極距離 8mm 氫電漿蝕刻後 SEM 影像圖.....	24

圖 3-8	電極距離 11mm 蝕刻時間 60min 之氬電漿蝕刻後 SEM 影像圖.....	25
圖 3-9	50W 氬電漿蝕刻後之 SEM 影像圖.....	26
圖 3-10	氬電漿蝕刻 SEM 比較圖.....	27
圖 3-11	氬電漿蝕刻 SEM 影像觀測方式.....	28
圖 3-12	氬電漿蝕刻 60min 5-15 $\mu$ m 處 SEM 影像.....	28
圖 3-13	氬電漿蝕刻 60min 20-30 $\mu$ m 處 SEM 影像.....	29
圖 3-14	氬電漿蝕刻 60min 35-40 $\mu$ m 處 SEM 影像.....	29
圖 3-15	氬電漿蝕刻 60min 45-50 $\mu$ m 處 SEM 影像.....	30
圖 3-16	氬電漿蝕刻 90min 5-15 $\mu$ m 處 SEM 影像.....	30
圖 3-17	氬電漿蝕刻 90min 20-30 $\mu$ m 處 SEM 影像.....	31
圖 3-18	氬電漿蝕刻 90min 35-40 $\mu$ m 處 SEM 影像.....	31
圖 3-19	氬電漿蝕刻 90min 45-50 $\mu$ m 處 SEM 影像.....	32
圖 3-20	30 $\mu$ m 處不同氬電漿蝕刻時間 SEM 影像圖.....	32
圖 3-21	成長 p-Si NWs 於不鏽鋼與氧化矽基板.....	33
圖 3-22	不鏽鋼上矽奈米線氬電漿蝕刻後之 SEM 影像圖.....	34
圖 3-23	氬電漿蝕刻後沉積上 i-n 薄膜之 SEM 影像.....	35
圖 3-24	氧化矽基板與不鏽鋼基板比較圖.....	35
圖 3-25	沉積 AZO 於矽奈米線上之 SEM 影像圖.....	36

圖 3-26	ss-2 與 ss-3 之 p 型矽奈米線 SEM 影像圖.....	36
圖 3-27	ss-2 與 ss-3 矽奈米線氫電漿蝕刻後 SEM 影像圖.....	37
圖 3-28	ss-2 與 ss-3 矽奈米線 intrinsic 與 n 型沉積之 SEM 影像圖.....	37
圖 3-29	ss-2 與 ss-3 矽奈米線 AZO 沉積之 SEM 影像圖.....	38
圖 3-30	電流電壓量測示意圖.....	38
圖 3-31	ss1 之 I-V 曲線圖.....	39
圖 3-32	ss2 之 I-V 曲線圖.....	40
圖 3-33	ss2 之 I-V 曲線圖.....	41
圖 3-34	樣品 A 之 SEM 影像與拉曼光譜圖.....	42
圖 3-35	樣品 B 之 SEM 影像與拉曼光譜圖.....	43
圖 3-36	樣品 C 之 SEM 影像與拉曼光譜圖.....	44
圖 3-37	樣品 D 之 SEM 影像與拉曼光譜圖.....	45
圖 3-38	樣品 E 之 SEM 影像與拉曼光譜圖.....	46
圖 3-39	樣品 F 之 SEM 影像與拉曼光譜圖.....	47
圖 3-40	不鏽鋼上 p 型矽奈米線 SEM 影像圖.....	49
圖 3-41	p 型矽奈米線 I-V 曲線圖.....	49
圖 3-42	不鏽鋼上本質矽奈米線 SEM 影像圖.....	50
圖 3-43	本質矽奈米線 I-V 曲線圖.....	50

## 第一章 緒論

### 1-1 前言

現今世界能源問題可以被歸咎於有限的化石燃料以及由化石燃料消耗而導致過度的溫室氣體排放。巨大的乾淨能源需求也許可以透過將太陽光轉換為電能的方式獲得。太陽光電池的大尺寸應用仍然無法普及是由於太陽光電池的高價格與低轉換效率。奈米材料可以提供新的機會在設計更有效率的太陽光電池上，特別是一維奈米材料在太陽光電池上的增強效果。這些一維奈米結構，包含奈米管、奈米線與奈米柱，透過促進光吸收、電子傳輸與電子收集提供顯著的契機於改善太陽光電池效率。

在微電子元件中矽是最重要的半導體材料，而以矽為材料的太陽光電池在光電市場已經很長一段時間扮演主宰的角色。一般，在傳統平面 p-n 接面太陽光電池由於少數載子擴散的關係而有載子收集的限制。提升平板太陽光電池的厚度可以提升光吸收但是無法增加元件效率。p-n 接面的矽奈米線半導體元件也許可以提供這些元件設計與最佳化一個解決的辦法。由文獻中可得知矽奈米線陣列光電元件由於較佳的光吸收與較長的載子生命週期可以提供非常佔優勢的能量轉換效率。[1]

### 1-2 文獻回顧

合成矽奈米線並將其應用於太陽光電池元件上可以由許多不同的方式獲得。

Brendan M. 等人認為，側向 p-n 接面奈米柱幾何結構具有改善太陽光電池效率的潛力，當材料的擴散長度相對低於光學厚度，並且擁有低空乏區再復合特性。[2]

Lu Hu 以計算方式提出與薄膜結構相比，奈米線結構具有低反射率的優勢，可直接形成抗反射的效果而不需要透過特殊的設計。雖然因為矽在低頻光只有較小的消光係數而無法有效吸收，但是可以透過較長的奈米線來改善。

Michael D. Kelzenberg 等人也透過實驗證實矽奈米線陣列在光電

壓應用上具有優秀的光學性質。相較於平板吸收體，在近紅外光與大角度的入射光下有延展吸收的效果。在這樣的筆直直立奈米線陣列下，也許可以提供改善太陽光電池效率與減少許多光電壓材料體積技術的機會。綜合以上理論我們可以預期透過筆直直立矽奈米線與側向 p-n 接面的組合可以提供合成出高效率太陽光電池的機會。[3]

L. Tsakalakos 等人以氮化鈮( $Ta_2N$ )作為擴散阻隔層。經由化學氣相沉積(chemical vapor deposition; CVD)系統透過金屬觸媒催化在  $650^\circ C$  的溫度下，在不鏽鋼基板上成長出 p 型矽奈米線。經過表面氧化與離子蝕刻後，鍍上 40nm 的 n 型 a-Si:H 薄膜。最後濺鍍上 200nm ITO 作為上電極。圖 1-1 之影像是合成出的太陽光電池元件。這樣的元件擁有在不鏽鋼基板上成長出矽奈米線的特性，將其和以塊材為基礎之太陽光電池相比有相對低價的優勢。然而其效率只有 0.1%，經過單根矽奈米線的電性量測發現奈米線與沉積之矽薄膜的摻雜濃度相當導至狹小的空乏區。因此仍須透過改善 p-n 接面品質來提升轉換效率。[4]

B. M. Kayes 等人在 Si(1 1 1)晶圓上透過化學氣相沉積系統以銅(Cu)作為金屬觸媒於  $850^\circ C$  以上的溫度，經光學微影製作出筆直直立陣列的矽奈米線，如圖 1-2。作者認為在這樣的結構下可以合成出側向 p-n 接面之奈米線太陽光電池。如圖 1-3 所示，透過側向 p-n 接面可以擁有較小的少數載子擴散長度仍然可達到電子電洞對的分離。[5]

在這樣的結構下所合成之矽奈米線太陽光電池之結構示意圖如圖 1-4 所示，透過電性量測如圖 1-5 可得到閉路電流(short circuit current)  $I_{sc} \sim 12 \text{ mA/cm}^2$ ，開路電壓(open circuit voltage)  $V_{oc} = 213 \text{ mV}$ ，光電轉換效率是 0.8%。作者認為在高飽和逆向電流的部分是因為劣質接觸、接面雜質分流與觸媒的影響。在  $J_{sc}$  的部分，由於奈米線的表面複合限制了光電流的傳輸，透過較大的奈米線直徑與更嚴格的控制較薄的表面發射體應可改善。

V. Sivakov 等人在玻璃基板上如圖 1-6 電子束蒸鍍非晶矽薄膜後透過雷射光退火形成微晶矽，透過重複的步驟合成出三層微晶矽之  $p^+ - n - n^+$  之結構。接著以濕蝕刻的方式將微晶矽薄膜蝕刻成矽奈米線。圖 1-7 是蝕刻後之矽奈米線 SEM 與 TEM 影像圖。顯示其矽奈米線為微晶結構。以 RIE 製程太陽光電池透過電流電壓量測可以得到  $V_{oc} = 410 - 450 \text{ mV}$ ， $J_{sc} = 13.4 - 40.3 \text{ mA}$ ，轉換效率  $\eta = 1.7 \sim 4.4\%$ 。由圖 1-8 可以發現他們對樣品的量測在電流值的差異很大，主要是以探針作接觸的時候會因為探針的接觸面積不同而有不同的值。[6]

我們知道透過筆直直立矽奈米線的幾何結構可以增加太陽光電池對太陽光的吸收效率，而由上述文獻我們可以發現，要成長出筆直直立矽奈米線需要以化學氣相沉積的方法在高溫下製程，由於這樣的高溫將限制基板的使用範圍，而利用 RIE 的方式所製作出的太陽光電池元件，因為式直接對薄膜蝕刻出矽奈米線，理論上可以因為良好的薄膜結構而擁有較佳的轉換效率，但是相對的基板之選擇一樣需要以矽晶元作為蝕刻材料或是另行鍍上薄膜後再作蝕刻。

圖 1-9 是本實驗室學長以熱燈絲輔助化學氣相沉積 (hot wire-chemical vapor deposition; HW-CVD) 系統以表 1-1 的成長參數所成長出來的筆直直立矽奈米線[7]。由圖 1-10 可以清楚知道這樣的矽奈米線主要是由中間的單晶核與外圍包覆一層多晶或非晶的矽結構所形成之奈米線幾何結構。我們可以將這樣的結構成長於不鏽鋼基板之上，希望透過 p-n 接面的製程可以合成出對太陽光有高吸收率並兼具側向 p-n 接面之結構。

### 1-3 研究動機與目的

我們的研究動機是在圖 1-9 的結構下，進一步希望將此結構合成出具有 p-n 接面之元件。透過筆直的矽奈米線幾何形貌與低溫製程，我們可期望此結構具有較佳的光吸收並且直接成長於可撓性基板上，例如不銹鋼等基板，增加元件應用範圍。

因此主要的目的就是在不鏽鋼基板上成長出具有 p-i-n 結構之矽奈米線並測量分析其電流電壓特性。




圖 1-1 p-n 結構鍍上 ITO 之 SEM 影像圖




圖 1-2 以 Cu 作為金屬觸媒之矽奈米線陣列




圖 1-3 側向 p-n 接面矽奈米線示意圖




圖 1-4 側向接面太陽光電池結構圖




圖 1-5 光電流與暗電流之 I-V 曲線圖




圖 1-6 以 RIE 合成矽奈米線流程圖




圖 1-7 RIE 製程之矽奈米線 SEM 與 TEM 影像圖




圖 1-8 RIE 矽奈米線太陽光電池之 I-V 曲線圖




圖 1-9 陳勤傑學長所成長之筆直直立矽奈米線




圖 1-10 筆直直立矽奈米線之 TEM 影像與繞射圖

表 1-1 筆直直立矽奈米線之製程參數

燈絲 電流 (A)	溫度 (°C)	壓力 (torr)	時間 (min)	Ar (sccm)	H <sub>2</sub> (sccm)	SiH <sub>4</sub> (sccm)	摻雜 氣體 (sccm)
40	500	30	30	200	200	50	B <sub>2</sub> H <sub>6</sub> :4

## 第二章 實驗方法

### 2-1 實驗流程

如圖 2-1 所示，我們希望在不鏽鋼基板上鍍上  $\text{Al}_2\text{O}_3$  作為擴散阻隔層，接著在其上方鍍上一層鋁薄膜，主要作為被反射層。隨後接著鍍上一奈米厚之  $\text{Al}_2\text{O}_3$  作為擴散阻隔層後在沉積 AZO 作為下部電極。

在沉積完四層薄膜之下部電極後，我們以 DC 濺鍍系統鍍上 10nm 金觸媒並以化學氣相沉積系統成長 p-Si NWs。隨後將成長完之樣品以電漿輔助氫蝕刻方式去除金觸媒同時對表面作氫處理的動作，目的是使 p-Si NWs 有較平滑之表面與氫化之作用。接著透過電漿輔助化學氣相沉積系統在 p-Si NWs 表面沉積上本質與 n 型矽薄膜構成 p-i-n 結構，最後再以濺鍍系統鍍上 AZO 作為上部電極。

在實驗的設計上，我們將整個製程分為三個部分。首先是下電極的製作，接著是對矽奈米線作氫電漿蝕刻，最後是 p-i-n 結構的製作與量測分析。

### 2-2 AZO 與 $\text{Al}_2\text{O}_3$ 薄膜之射頻濺鍍沉積

我們透過射頻濺鍍系統沉積 AZO 與  $\text{Al}_2\text{O}_3$  作為 p-i-n 結構與不鏽鋼基板之間的導電薄膜與擴散阻隔層。而我們的製程方式是以氧化矽基板與不鏽鋼基板作為樣品之基板。將基板以丙酮、IPA 與 DI 置於超音波震盪器中各清洗 10 分鐘，之後以氮氣吹乾基板並置入製程腔體內。一開始我們先將腔體與製程氣體管路以旋轉式幫浦(rotary pump)將壓力抽至  $10^{-3}$ Torr 以下再開啟渦輪幫浦(turbo pump)將整體背景壓力抽至  $10^{-7}$ Torr 之後開始將基板升溫，直到基板溫度達到製程溫度之後開始通入工作氣體。在此，我們以氫氣作為我們的工作氣體。接著將壓力調整至製程壓力後開啟射頻供應器調整瓦數，確定瓦數與電漿態穩定之後在檔板關閉的狀態之下先預鍍兩分鐘，隨後將檔板打開開始薄膜的沉積。我們可以透過時間、瓦數、壓力與氫氣流量來控制薄膜的沉積速度。

### 2-3 Al 薄膜之電子束蒸鍍沉積

鋁薄膜的沉積主要是將其應用在背向反射層的部分。其沉積方式是將基板置入蒸鍍腔體頂部後以旋轉式幫浦將壓力抽至  $10^{-3}$ Torr 以下，接著利用冷凍幫浦(cryo pump)將壓力抽至  $10^{-7}$ Torr 之後，開啟高壓用以產生電子束。我們將電子束聚集於腔體底部坩鍋內的鋁，慢慢提高蒸鍍電流並以石英震盪器監控鍍率，直到在儀器表上達到我們要的蒸鍍速率後透過蒸鍍時間的控制達到我們需要的薄膜厚度。

### 2-4 熱燈絲輔助化學氣相沉積系統成長 p-Si NWs

在 p 型矽奈米線的成長方面，我們是以熱燈絲輔助化學氣相沉積(HW-CVD)系統來成長矽奈米線。首先我們將基板以之前描述過的方式清洗完之後，先以 DC 濺鍍系統沉積一層金作為我們的成長觸媒。隨後將基板送入真空腔內透過旋轉式幫浦與渦輪幫浦將背景壓力抽至  $10^{-7}$ Torr 之後開始升溫。當溫度達到製程溫度之後，我們將氬氣(Ar)與氫氣( $H_2$ )通入腔體並調壓接近製程壓力後通入矽甲烷( $SiH_4$ )與乙硼烷( $B_2H_6$ )，接著打開輔助成長之燈絲開始製程。透過乙硼烷的取消我們可以獲得本質矽奈米線。

### 2-5 氬電漿蝕刻

在實驗中，我們會透過氬電漿蝕刻的方式來達到去除金屬觸媒的目的。而氬電漿蝕刻的方式是將樣品置於氬電漿蝕刻系統上方與射頻供應器相接的多孔式噴嘴端，主要是希望藉此擺設方式避免蝕刻中有雜質掉落至基板上。隨後將系統以旋轉式幫浦與渦輪幫浦將背景壓力抽至  $10^{-7}$ Torr 之後開始升溫。當系統溫度達到目標溫度之後，通入氬氣與氫氣，並將壓力調整至製程壓力，接著開啟射頻供應器將瓦數提高至製程瓦數開始氬電漿蝕刻。

### 2-6 電漿輔助化學氣相沉積系統沉積本質與 n 型矽薄膜

在本質與 n 型矽薄膜的沉積方面，主要是以電漿輔助化學氣相沉積(plasma enhance chemical vapor deposition)系統來製程。我們將樣品置入真空腔體之後，透過旋轉式幫浦與渦輪幫浦將腔體壓力抽至

$10^{-7}$ Torr，接著將基板溫度升溫至製程溫度。

當溫度到達時，我們先通入氫氣並調壓至接近製程壓力後，開啟射頻供應器將瓦數調整至製程摻數，接著通入矽甲烷開始薄膜沉積。

## 2-7 SEM 量測

在樣品的形貌觀察上，我們需要透過顯微鏡來幫助我們觀察。而在奈米尺度之下，對我們最方便的觀察儀器莫過於掃描式電子顯微鏡 (scanning electron microscope; SEM)。理論上，我們可以將電子透過加熱發射針尖伴隨外加電場的方式由針尖發射出，再經由外加電場加速經過電磁透鏡、遮蔽孔徑、掃描線圈與作為物鏡用的電磁透鏡最後形成電子束半徑大小與能量分布符合需求的電子束作用於我們的樣品上。此時由於電子束與樣品的撞擊會產生一些電子、電流與電磁波。透過分析這些電子與電磁波的訊號，我們可以得到樣品的特性。在此，我們最主要是透過偵測電子束與樣品碰撞後產生的非彈性散射電子，在此稱為二次電子，透過法拉第籠蒐集之後再將訊號放大並轉換成電子訊號顯示於螢幕上，如此可以得到樣品的表面形貌。

## 2-8 拉曼光譜量測

對於樣品的結構分析我們可以透過拉曼光譜量測來得知樣品的結構。拉曼光譜的量測主要是透過雷射光照射至樣品後與樣品之晶格作用後散射出比入射波長長或比入射波長短之輻射光，透過入射光與散射出的輻射光之間的波相量差可以分析出樣品之結構。在此，我們主要分析的是矽的組成結構，而這樣的結構在拉曼光譜下有兩組典型的特徵訊號分別在  $520\text{cm}^{-1}$  處的窄峰與  $480\text{cm}^{-1}$  處半高寬較寬的峰值，而其各別代表著結晶矽與非晶矽的結構。

## 2-9 電流-電壓量測

我們將玻璃基板以 RF 濺鍍系統沉積 AZO 於表面作為我們的下電極，再將成長於不鏽鋼基板上之代測樣品以膜面朝下的方式放置於下電極之上。電行量測之探針分別接觸在不鏽鋼與 AZO 之上，隨著改變外加電壓我們可以得到不同的電流值，再將這些電流電壓值以直角座標軸作圖得到電流-電壓曲線圖。

## 2-10 霍爾量測

我們將沉積於玻璃基板上之矽模以銦(In)在樣品點上電極，其外觀為以電極為頂點邊長為 5mm 的正方形，將這樣的四個點依順時針作編號為 A、B、C 與 D 四個點電極。經過 300°C 退火之後，將樣品放置在與樣品面垂直有均勻磁場  $\mathbf{B}$  的空間，透過對 A 與 C 電極的外加偏壓定義為  $\mathbf{E}_x$ ，量得的電流定義為  $\mathbf{j}_x$ ，可以在 B 與 D 量得一橫向電壓，定義為  $\mathbf{E}_y$ 。由  $\mathbf{E}_y/\mathbf{j}_x \times \mathbf{B} = \mathbf{R}_h$ ，此處  $\mathbf{R}_h$  稱為霍爾係數。經由這些數據的換可以得到樣品的基本性質，包含載子濃度、載子遷移率、電阻率與主要傳輸載子為電子或電洞等資訊。




圖 2-1 矽奈米線 p-i-n 結構示意圖

### 第三章 結果分析與討論

#### 3-1 下電極製作

由表 3-1 之製程參數濺鍍二氧化鋁 30 分鐘於矽基板上，可由圖 3-1 觀察到所沉積的厚度為 125nm，而薄膜表面偶爾有較大的晶粒產生。

如圖 3-2 所示，蒸鍍鋁薄膜之後由 SEM 影像可觀察到鋁薄膜厚度約為 375nm。

圖 3-3 是在上述沉積過二氧化鋁與鋁薄膜之矽基板上以表 3-1 之參數先沉積 1nm 之二氧化鋁薄膜後接著以表 3-2 之參數沉積 AZO。由 SEM 影像可得知 AZO 厚度約為 139nm。

最後我們將沉積完成的下部電極以濺鍍的方式沉積一層 10nm 的金作為金屬觸媒，並以熱燈絲輔助化學氣相沉積系統長出 p-Si NWs。透過圖 3-4 的影像可以確定我們可以在沉積完四層結構之下電極成長出筆直直立矽奈米線。

#### 3-2 氫電漿蝕刻矽奈米線條件最佳化

我們以 EM 影像放大觀察矽奈米線，如圖 3-5 可以看出在我們的矽奈米線表面因為透過金屬催化成長的關係會在矽奈米線頂部殘留金屬觸媒。這些金屬觸媒很容易會將傳輸中的少數載子給捕捉，使得樣品的電流值因而衰減。另外，在矽奈米線外部所包覆的多晶或非晶矽殼在我們製作 p-i-n 結構之後很有可能在此介面產生過多缺陷導致電子傳輸性質衰減。因此，我們希望透過氫電漿蝕刻來幫助我們解決以上兩個問題。

我們希望調整氫電漿蝕刻的參數，找到效率最高的蝕刻參數。首先我們以表 3-4 之參數對矽奈米線作氫電漿蝕刻，並觀察蝕刻結果。圖 3-6 是蝕刻後的 SEM 影像圖。由圖(d)可觀察到矽奈米線頂部之金屬觸媒已經消失。

以表 3-5 的氫蝕刻參數對矽奈米線作蝕刻，主要是想要透過降低電極距離來增加蝕刻效果。結果如圖 3-7，由圖(d)可知道金屬觸媒已被去除，但是圖(b)顯示矽奈米線頂端經過氫電漿蝕刻後有彎曲的現象。

以表 3-6 的氫蝕刻參數對矽奈米線作蝕刻，主要是想要透過增加氫蝕刻時間來達到增強蝕刻的效果，而電極距離改變為 11mm 的原因是因為在這樣的距離可以在實驗時觀察到完整的氫電漿分佈。結果如圖 3-8，由圖(d)可知道金屬觸媒已被去除，圖(c)顯示矽奈米線表面蝕刻的痕跡更明顯。

以表 3-7 的氫蝕刻參數對矽奈米線作蝕刻，主要是想要透過增加氫蝕刻瓦數來達到增強蝕刻的效果。結果如圖 3-9，由圖(d)可知道金屬觸媒已被去除，圖(b)顯示矽奈米線頂端受氫電漿蝕刻而彎曲或斷裂的情形嚴重。

綜合以上實驗結果，我們決定以表 3-6 作為主要氫電漿蝕刻條件，透過改變蝕刻時間來達到蝕刻效果並避免掉奈米線上端之彎曲現象。接著，我們將透過不同氫電漿蝕刻時間對矽奈米線作蝕刻，並觀察整體矽奈米線之表面形貌變化。

我們將以表 3-8 之氫電漿蝕刻條件對矽奈米線作蝕刻，並將蝕刻後之影像以圖 3-11 之觀察模式由底部往頂部每隔 5 $\mu\text{m}$  作一次觀測以比較不同時間不同深度矽奈米線之外觀。

由圖 3-12 可發現，在氫電漿蝕刻 60 分鐘時，底部表面已經有輕微的變化，在原本顆粒狀的表面已經由較平順的表面取代。由圖 3-13 更可以明顯看出氫電漿蝕刻的效果已經在奈米線表面造成明顯的痕跡。最後在圖 3-15 可以見到矽奈米線頂部的金屬觸媒已經不見，甚至連矽奈米線看得出有被削尖的型狀。

在氫電漿蝕刻 90 分鐘的實驗，由圖 3-16 可見底部的表面已受到氫電漿蝕刻的影響形成明顯的痕跡。而整個痕跡由底部依直延伸到矽奈米線頂端，直到圖 3-19 可以在 SEM 底下發現，矽奈米線在這樣的蝕刻時間下，頂端有被蝕刻掉數百至數千奈米的長度。

在圖 3-20 可見到，延長氫電漿蝕刻時間可以使矽奈米線整體蝕刻效果增強。

### 3-3 p-i-n 結構電流-電壓量測分析

在下電極與氫電漿蝕刻之實驗之後，我們接下來要開始製作筆直直立矽奈米線的 p-i-n 結構。我們先以氧化矽基板與不鏽鋼基板同時成長，確定二者均可以成長出筆直直立矽奈米線之後，就以不鏽鋼基板為主，合成出俱 p-i-n 結構之筆直直立矽奈米線並量測其電流-電壓曲線與光電流特性

表 3-9 是成長筆直直立矽奈米線之製程參數，透過 HW-CVD 在

氧化矽基板與不鏽鋼基板上成長出的樣品我們透過 SEM 影像分析可在圖 3-21 見到成長後的樣品形貌。由圖下方可比較出氧化矽基板與不鏽鋼基板在密度上有些微差距。

表 3-10 與圖 3-22 分別是氫電漿蝕刻的參數與形貌，可以看出矽奈米線頂部的金屬觸媒已被移除。

表 3-11、圖 3-23 與圖 3-24 分別是在氫電漿蝕刻之後以 PECVD 沉積 intrinsic 與 n 型矽薄膜之參數與 SEM 影像圖。由圖上可以看出矽奈米線頂端在沉積完矽薄膜之後直徑明顯增加，大約在 800nm。

表 3-12 與圖 3-25 分別是沉積作為上電極之 AZO 濺鍍條件與濺鍍在 p-i-n 結構之上的 SEM 影像。由 SEM 影像可以量測矽奈米線頂部直徑將近 1000nm，確定上電極的沉積有確實濺鍍在 p-i-n 結構之上。

在確認過 p-i-n 結構中的各參數製程均可達到我們所預期之後，我們繼續以相同模式與參數製作兩片 p-i-n 結構筆直直立矽奈米線，其差別主要是在 i-n 薄膜、AZO 薄膜沉積厚度不同與氫電漿蝕刻時間的差異。

在此為了分析上需求我們對所製作在不鏽鋼基板上的 3 片 p-i-n 結構矽奈米線作編號。第一片以氫電漿蝕刻 30 分鐘，i 層、n 層矽薄膜與 AZO 薄膜厚度分別為 500、300 與 300 之參數沉積者定義為 ss-1。而第二片以氫電漿蝕刻 60 分鐘，i 層、n 層矽薄膜與 AZO 薄膜厚度分別為 1000、1000 與 500 之參數沉積者定義為 ss-2。第三片以氫電漿蝕刻 180 分鐘，i 層、n 層矽薄膜與 AZO 薄膜厚度分別為 1000、1000 與 500 之參數沉積者定義為 ss-3。

接下來我們準備對不鏽鋼上之 p-i-n 結構作電性上的量測分析。我們的量測方式是以鍍有 AZO 薄膜之玻璃作為我們的下電極，而樣品則倒蓋在下電極上，樣品本身的不鏽鋼就成為所謂的上電極，而量測探針就直接接觸在上下電極之上，圖 3-30 為整個量測方法的示意圖。

由圖 3-31 與表 3-13 可發現，ss1 樣品具有接近 2 個次方的光、暗電流差距，顯示出這樣的結構具有半導體特性。但卻沒有形成二極體電流電壓特性曲線。在此，我們對電阻率計算中之長度是以矽奈米線長度作為電阻長度，而面積的部分則是以矽奈米線核心的剖面積做為接觸面積，再與矽奈米線密度與電極接觸面積做乘積得到總面積。

由圖 3-32 與表 3-14 可發現，ss2 樣品具有接近 3 個次方的光、暗電流差距，顯示出這樣的結構具有半導體特性。也沒有形成二極體電流電壓特性曲線。

由圖 3-33 與表 3-15 可發現，ss3 樣品具有接近 1 個次方的光、暗電流差距，顯示出這樣的結構具有半導體特性。仍然沒有形成二極體電流電壓特性曲線。

由量測出的電流電壓曲線可以得知在這樣的結構之下，雖然可以得到光、暗電流的差異，但是無法形成二極體電流電壓曲線。

在此我們推測原因有可能是在 intrinsic 與 n 型薄膜或者是 p 型矽奈米線的摻雜沒有活化或是摻雜濃度不足導致 p-n 接面無法形成。另外，在我們製程中由於多重沉積與處理的步驟都會將樣品由真空腔內取出，這樣的動作會導致樣品在每一個步驟之間都會形成氧化的現象導至介面缺陷大量形成，這也是造成樣品無二極體電流電壓特徵曲線出現的原因之一。為了瞭解是否因摻雜之關係導致樣品無二極體電流電壓特徵曲線產生，我們將分別對矽薄膜與矽奈米線作電性上的量測分析更進一步對樣品矽細節作探討。

### 3-4 n 型與本質矽薄膜特性量測

在矽薄膜的成長中，我們是透過  $\text{PH}_3$  與  $\text{B}_2\text{H}_6$  的摻雜來改變矽薄膜是 intrinsic、p 型或是 n 型。因此我們將對這樣的樣品作量測以分析其導電性質。另外，也將透過改變  $\text{PH}_3$  的流量觀察這樣的改變是否可以增加摻雜濃度。

我們將製作出 6 個不同參數之樣品，主要分為不同摻雜之樣品 A、B 與 C，還有改變電極距離與  $\text{PH}_3$  流量的樣品 D、E 與 F。

表 3-16、表 3-17 與表 3-18 分別是樣品 A、B 與 C 之製程參數，經過 SEM 與拉曼分析之後結果由圖 3-34、圖 3-35 與圖 3-36 可發現即使改變摻雜氣體，薄膜結構都是非晶結構。

表 3-19、表 3-20 與表 3-21 分別是樣品 A、B 與 C 之製程參數，經過 SEM 與拉曼分析之後結果由圖 3-37、圖 3-38 與圖 3-39 可發現改變摻雜氣體流量，薄膜之多晶結構會因摻雜流量提升形成非晶較多的多晶結構。

表 3-22 是樣品 A、B、C 與 E 之霍爾量測數據。樣品 C 的數據因為再作霍爾量測時因為電阻率過高的關係量測數據無法分析，因此無這方面的分析數據。樣品 A 與 B 雖然確定分別是 n 型與 p 型半導體，但是最高為  $10^{14} (\text{cm}^{-3})$  的載子濃度並沒有達到預期的摻雜濃度。

表 3-23 是樣品 D、E 與 F 之四點探針量測數據。由計算出之電阻率可以發現  $\text{PH}_3$  流量提升至 8(sccm) 後電阻率下降將近 2 個次方。

### 3-5 p 型與本質矽奈米線特性量測

在此我們將透過在矽奈米線製程中摻入  $B_2H_6$  作為本質與 p 型矽奈米線的成長。由於矽奈米線無法如薄膜一般可以進行霍爾量測得知其摻雜特性，因此我們將成長單一型態之矽奈米線再分別對其量測電流電壓特性再進行分析。

圖 3-40 是以表 3-9 為參數在不鏽鋼基板上成長出 p 型矽奈米線的 SEM 影像，透過電流電壓量測之後得到圖 3-41 的 I-V 曲線圖。圖 3-42 也是以表 3-9 為實驗參數，但是去除乙硼烷後作為本質矽奈米線之製程參數所得到成長於不鏽鋼基板上之本質矽奈米線，透過電流電壓量測之後得到圖 3-43 的 I-V 曲線圖。

我們透過數據處理將電阻值轉換成電阻率。如表 3-24 所示，本質矽奈米線與 p 型矽奈米線的電阻率相差有 5 個數量極。推測我們在矽奈米線的摻雜應該是成功的。

表 3-1 Al<sub>2</sub>O<sub>3</sub> 濺鍍參數

瓦數 (w)	壓力 (torr)	溫度 (°C)	氫氣 (sccm)	WD (cm)
150	3.25E-3	300	50	6




圖 3-1 Al<sub>2</sub>O<sub>3</sub> 薄膜之 SEM 形貌圖




圖 3-2 鋁薄膜之電子束蒸鍍 SEM 影像

表 3-2 AZO 濺鍍參數

瓦數 (w)	壓力 (torr)	溫度 (°C)	氬氣 (sccm)	WD (cm)	電阻率 ( $\Omega \cdot \text{cm}$ )
150	5E-3	500	50	6	3.25E-3




圖 3-3 AZO 濺鍍之 SEM 影像

表 3-3 p-Si NWs 成長參數

壓力 (torr)	溫度 (°C)	時間 (min)	SiH <sub>4</sub> (sccm)	Ar (sccm)	B <sub>2</sub> H <sub>6</sub> (sccm)	H <sub>2</sub> (sccm)	燈絲 (A)
30	500	30	50	200	4	200	40




圖 3-4 成長筆直直立矽奈米線於下電極




圖 3-5 矽奈米線之金屬觸媒與粗糙表面

表 3-4 氫電漿蝕刻最佳化實驗參數

瓦數 (w)	壓力 (torr)	時間 (min)	H <sub>2</sub> (sccm)	Ar (sccm)	電極距離 (mm)
40	5E-2	30	50	10	10




圖 3-6 40W-10mm-30min 氫電漿蝕刻 SEM 影像圖

表 3-5 氫電漿蝕刻最佳化實驗參數-改變瓦數

瓦數 (w)	壓力 (torr)	時間 (min)	H <sub>2</sub> (sccm)	Ar (sccm)	電極距離 (mm)
40	5E-2	30	50	10	8




圖 3-7 電極距離 8mm 氫電漿蝕刻後 SEM 影像圖

表 3-6 氫電漿蝕刻最佳化實驗參數-改變電極距離與時間

瓦數 (w)	壓力 (torr)	時間 (min)	H <sub>2</sub> (sccm)	Ar (sccm)	電極距離 (mm)
40	5E-2	60	50	10	11




圖 3-8 電極距離 11mm 蝕刻時間 60min 之氫電漿蝕刻後 SEM 影像圖

表 3-7 氬電漿蝕刻最佳化實驗參數-改變瓦數

瓦數 (w)	壓力 (torr)	時間 (min)	H <sub>2</sub> (sccm)	Ar (sccm)	電極距離 (mm)
50	5E-2	30	50	10	11




圖 3-9 50W 氬電漿蝕刻後之 SEM 影像圖




圖 3-10 氬電漿蝕刻 SEM 比較圖

表 3-8 不同時間氬電漿蝕刻參數

	氣體 (sccm)	壓力 (torr)	時間 (min)	電極距離 (mm)	瓦數 (watt)
1 <sup>st</sup>	H <sub>2</sub> :Ar =50:10	5*10 <sup>-2</sup>	60	11	40
2 <sup>nd</sup>			90	11	40




圖 3-11 氫電漿蝕刻 SEM 影像觀測方式




圖 3-12 氫電漿蝕刻 60min 5-15µm 處 SEM 影像




圖 3-13 氫電漿蝕刻 60min 20-30μm 處 SEM 影像




圖 3-14 氫電漿蝕刻 60min 35-40μm 處 SEM 影像




圖 3-15 氫電漿蝕刻 60min 45-50 $\mu$ m 處 SEM 影像




圖 3-16 氫電漿蝕刻 90min 5-15 $\mu$ m 處 SEM 影像




圖 3-17 氫電漿蝕刻 90min 20-30 $\mu\text{m}$  處 SEM 影像




圖 3-18 氫電漿蝕刻 90min 35-40 $\mu\text{m}$  處 SEM 影像




圖 3-19 氫電漿蝕刻 90min 45-50 $\mu$ m 處 SEM 影像




圖 3-20 30 $\mu$ m 處不同氫電漿蝕刻時間 SEM 影像圖

表 3-9 p 型矽奈米線成長參數

燈絲電流 (A)	溫度 (°C)	壓力 (torr)	時間 (min)	Ar (sccm)	H <sub>2</sub> (sccm)	SiH <sub>4</sub> (sccm)	摻雜氣體 (sccm)
40	500	30	22	200	200	50	B <sub>2</sub> H <sub>6</sub> :4




圖 3-21 成長 p-Si NWs 於不鏽鋼與氧化矽基板

表 3-10 氫電漿蝕刻參數

瓦數 (w)	壓力 (torr)	時間 (min)	H <sub>2</sub> (sccm)	Ar (sccm)	電極距離 (mm)
40	5E-2	30	50	10	11




圖 3-22 不鏽鋼上矽奈米線氫電漿蝕刻後之 SEM 影像圖

表 3-11 本質與 n 型薄膜製程參數

瓦數 (w)	壓力 (torr)	厚度 (nm)	電極距離 (cm)	H <sub>2</sub> (sccm)	SiH <sub>4</sub> (sccm)	摻雜氣體 (sccm)	溫度 (°C)
40	1.1*10 <sup>-1</sup>	500-300	4	200	50	PH <sub>3</sub> :4	500




圖 3-23 氮電漿蝕刻後沉積上 i-n 薄膜之 SEM 影像




圖 3-24 氧化矽基板與不鏽鋼基板比較圖

表 3-12 AZO 濺鍍參數

瓦數 (w)	壓力 (torr)	溫度 (°C)	氬氣 (sccm)	電極距離 (cm)	電阻率 ( $\Omega \cdot \text{cm}$ )	厚度 (nm)
150	5E-3	500	50	6	3.25E-3	300




圖 3-25 沉積 AZO 於矽奈米線上之 SEM 影像圖




圖 3-26 ss-2 與 ss-3 之 p 型矽奈米線 SEM 影像圖




圖 3-27 ss-2 與 ss-3 矽奈米線氫電漿蝕刻後 SEM 影像圖




圖 3-28 ss-2 與 ss-3 矽奈米線 intrinsic 與 n 型沉積之 SEM 影像圖




圖 3-29 ss-2 與 ss-3 矽奈米線 AZO 沉積之 SEM 影像圖




圖 3-30 電流電壓量測示意圖




圖 3-31 ss1 之 I-V 曲線圖

表 3-13 ss1 之樣品電阻率計算參數與結果

$\rho=(\Omega \cdot A) / l$		dark	photo
$\rho$	電阻率( $\Omega \cdot \text{cm}$ )	1.18E8	1.87E6
$\Omega$	電阻值( $\Omega$ )	1.26E8	1.99E6
A	面積( $\text{cm}^2$ )	3.19E-3	3.19E-3
l	長度(cm)	3.4E-3	3.4E-3




圖 3-32 ss2 之 I-V 曲線圖

表 3-14 ss2 之樣品電阻率計算參數與結果

$\rho=(\Omega \cdot A) / l$		dark	photo
$\rho$	電阻率( $\Omega \cdot \text{cm}$ )	1.27E6	2.38E3
$\Omega$	電阻值( $\Omega$ )	4.78E6	8.99E3
A	面積( $\text{cm}^2$ )	9E-4	9E-4
l	長度(cm)	3.4E-3	3.4E-3




圖 3-33 ss2 之 I-V 曲線圖

表 3-15 ss3 之樣品電阻率計算參數與結果

$\rho=(\Omega \cdot A) / l$		dark	photo
$\rho$	電阻率( $\Omega \cdot \text{cm}$ )	2.04E6	1.96E5
$\Omega$	電阻值( $\Omega$ )	3.51E6	3.37E5
A	面積( $\text{cm}^2$ )	1.98E-3	1.98E-3
l	長度(cm)	3.4E-3	3.4E-3

表 3-16 樣品 A; n 型矽薄膜參數

樣品	瓦數 (w)	壓力 (torr)	時間 (min)	電極距離 (cm)
A	40	$1.1 \times 10^{-1}$	30	4
H <sub>2</sub> (sccm)	SiH <sub>4</sub> (sccm)	摻雜氣體 (sccm)		溫度 (°C)
200	5	PH <sub>3</sub> :4		500




圖 3-34 樣品 A 之 SEM 影像與拉曼光譜圖

表 3-17 樣品 B; p 型矽薄膜參數

樣品	瓦數 (w)	壓力 (torr)	時間 (min)	電極距離 (cm)
B	40	$1.1 \times 10^{-1}$	30	4
H <sub>2</sub> (sccm)	SiH <sub>4</sub> (sccm)	摻雜氣體(sccm)		溫度 (°C)
200	5	B <sub>2</sub> H <sub>6</sub> :4		500




圖 3-35 樣品 B 之 SEM 影像與拉曼光譜圖

表 3-18 樣品 C; intrinsic 矽薄膜參數

樣品	瓦數 (w)	壓力 (torr)	時間 (min)	電極距離 (cm)
C	40	$1.1 \times 10^{-1}$	30	4
H <sub>2</sub> (sccm)	SiH <sub>4</sub> (sccm)	摻雜氣體(sccm)		溫度 (°C)
200	5	---		500




圖 3-36 樣品 C 之 SEM 影像與拉曼光譜圖

表 3-19 樣品 D; 改變摻雜流量之 n 型矽薄膜參數

樣品	瓦數 (w)	壓力 (torr)	時間 (min)	電極距離 (cm)
D	40	$1.1 \times 10^{-1}$	30	1.1
H <sub>2</sub> (sccm)	SiH <sub>4</sub> (sccm)	摻雜氣體(sccm)		溫度 (°C)
200	5	PH <sub>3</sub> :4		500




圖 3-37 樣品 D 之 SEM 影像與拉曼光譜圖

表 3-20 樣品 E; 改變摻雜流量之 n 型矽薄膜參數

樣品	瓦數 (w)	壓力 (torr)	時間 (min)	電極距離 (cm)
E	40	$1.1 \times 10^{-1}$	30	1.1
H <sub>2</sub> (sccm)	SiH <sub>4</sub> (sccm)	摻雜氣體(sccm)		溫度 (°C)
200	5	PH <sub>3</sub> :6		500




圖 3-38 樣品 E 之 SEM 影像與拉曼光譜圖

表 3-21 樣品 F; 改變摻雜流量之 n 型矽薄膜參數

樣品	瓦數 (w)	壓力 (torr)	時間 (min)	電極距離 (cm)
F	40	$1.1 \times 10^{-1}$	30	1.1
H <sub>2</sub> (sccm)	SiH <sub>4</sub> (sccm)	摻雜氣體(sccm)		溫度 (°C)
200	5	PH <sub>3</sub> :8		500




圖 3-39 樣品 F 之 SEM 影像與拉曼光譜圖

表 3-22 樣品 A、B、C 與 E 之霍爾量測數據

樣品	A (n-type)	B (p-type)	C (intrinsic)	E (n <sup>+</sup> )
樣品的 type	n-type	p-type	---	n-type
電阻率 (Ohm-cm)	$3.21 \times 10^2$	$2.17 \times 10^3$	---	$2.29 \times 10^{-2}$
載子濃度 (cm <sup>-3</sup> )	$5.76 \times 10^{14}$	$5.89 \times 10^{13}$	---	$8.47 \times 10^{19}$
載子遷移率 (cm <sup>2</sup> /Vs)	$3.38 \times 10^1$	$4.88 \times 10^1$	---	3.22

表 3-23 樣品 D、E 與 F 之四點探針數據

樣品	D (4sccm)	E (6sccm)	F (8sccm)
厚度 (m)	$4.78 \times 10^{-7}$	$5.19 \times 10^{-7}$	$4.86 \times 10^{-7}$
電阻值 (Ohm)	987.76	533.32	418.08
修正係數	4.532	4.532	4.532
電阻率 (Ohm-cm)	$2.14 \times 10^{-3}$	$1.25 \times 10^{-3}$	$9.21 \times 10^{-4}$




圖 3-40 不鏽鋼上 p 型矽奈米線 SEM 影像圖




圖 3-41 p 型矽奈米線 I-V 曲線圖




圖 3-42 不鏽鋼上本質矽奈米線 SEM 影像圖




圖 3-43 本質矽奈米線 I-V 曲線圖

表 2-24 本質與 p 型矽奈米線之電阻率與相關系數

$\rho=(\Omega \cdot A) / l$		p-type	intrinsic
$\rho$	電阻率( $\Omega \cdot \text{cm}$ )	1.06E2	6.27E7
$\Omega$	電阻值( $\Omega$ )	9.35E2	1.99E7
A	面積( $\text{cm}^2$ )	6.10E-4	1.93E-4
l	長度(cm)	5.37E-3	6.13E-3

## 第四章 結論

在 p-i-n 矽奈米線結構的 I-V 曲線圖中，我們沒有看到二極體電流電壓特徵曲線。推測的原因是 n 型薄膜或者是 p 型矽奈米線的摻雜沒有活化或摻雜濃度不足導致 p-n 接面無法形成。在經過矽薄膜與矽奈米線的電性量測分析之後，由 n 型矽薄膜的少數載子濃度只有  $10^{14}$  ( $\text{cm}^{-3}$ ) 來看，矽薄膜的摻雜濃度不足應該是主要原因。另外介面因為氧化以及表面粗糙導致的大量缺陷也是造成電性不佳的因素，其影響甚至使我們對矽奈米線氫電漿蝕刻去除金屬觸媒的效果無法判辨，這也是我們需要再改善的部分。

在矽薄膜的量測分析時，我們額外發現透過電極距離的改變可以使我們的矽薄膜結晶結構改變。而改變摻雜氣體流量有也有改變少數載子濃度的現象。

## 參考文獻

1. L. Hu, G.C., Analysis of Optical Absorption in Silicon Nanowire Arrays for Photovoltaic Applications. *Nano Lett.*, 2007. **7**.
2. Atwater, B.M.K.a.H.A., Comparison of the device physics principles of planar and radial p-n junction nanorod solar cells. *J. Appl. Phys.*, 2005. **97**.
3. Michael D. Kelzenberg, S.W.B., et al., Enhanced absorption and carrier collection in Si wire arrays for photovoltaic applications. *NATURE MATERIALS*, 2010. **9**.
4. L. Tsakalakos, J.B., et al., Silicon nanowire solar cells. *Applied Physics Letters*, 2007. **91**.
5. B. M. Kayes, M.A.F., et al., Radial pn junction, wire array solar cells. *IEEE*, 2008. **08**.
6. V. Sivakov, G.A., et al., Silicon nanowire-based solar cells in glass: synthesis, optical properties, and cell parameters. *Nano Lett.*, 2009. **9**.
7. 陳勤傑, 在非晶基板上成長筆直直立矽奈米線之研究. 2010.